电动汽车、云计算、区块链采矿和5G电信等现代趋势极大地增加了我们日常生活中的能耗。
作者：Charlie Munoz，GaN产品营销工程师，Texas Instruments
 
 
几乎所有流行的现代趋势都涉及AC/DC电源，电源从交流电网获取能量，并将其作为调节良好的DC传输到电气设备。随着这些系统功耗的增加，AC/DC功率转换过程中的相关能量损失成为整体成本方程的重要组成部分。减少AC/DC电源的损耗有助于降低最终应用的拥有成本。
世界各地的政府法规要求在AC/DC电源中使用功率因数校正器（PFC）级，以便从电网中获得清洁的电力。PFC使交流输入电流的形状与交流输入电压的形状相同，从而最大化从电网中获取的实际功率，使电气设备像一个无功功率为零的纯电阻器。对于电力公司来说，如果没有PFC，将消耗更多的电力，而对于配电设备来说，这将转化为更高的无功成本。在电力转换器中添加PFC可以通过引入一个降低损耗的开关级来节省电力公司产生的能源。
通过实现0.8%的效率增益，基于氮化镓（GaN）的图腾柱PFC可以使10兆瓦的数据中心在10年内节省多达700万美元的能源成本。这是一个例子，说明了为什么全球市场都在推动设计高效的PFC，以帮助减少功率转换器中的能量损失。PFC阶段通常出现在服务器的电气设备电源中；电信整流器；区块链开采；车载充电器；供暖、通风和空调机组；以及电池测试系统。
 
 
PFC级拓扑
如图1所示，传统的PFC拓扑包括boost PFC（交流线路后有一个全桥式整流器）和双boost PFC。经典的boost PFC是一种常见的拓扑，其中包含一个前端桥式整流器，具有非常高的传导损耗。由于双boost PFC没有前端桥式整流器，因此减少了传导损耗，但它需要额外的电感，因此在成本和功率密度方面受到影响。
 

图1：PFC拓扑：双升压PFC（a）和升压PFC（b）
 
其他可能提高效率的拓扑包括交流开关无桥PFC、有源桥PFC和无桥图腾杆PFC，如图2所示。交流开关拓扑结构有两个高频FET在接通状态下导通，一个碳化硅（SiC）二极管加一个硅二极管在断开状态下导通。有源桥式PFC简单地用四个低频FET取代连接到交流线路的二极管桥式整流器，这需要额外的控制和驱动电路。有源桥式PFC使用三个FET（两个低频FET和一个高频FET）在导通状态下导通，两个低频FET加一个SiC二极管在关断状态下导通。
相比之下，图腾柱PFC只有一个高频场效应管和一个低频硅场效应管在导通和关断状态下导通，在三种拓扑中提供最低的功率损耗。此外，图腾柱PFC需要最少数量的功率半导体元件来实现。你也可以用二极管替代图腾柱PFC中的低频FET，以进一步优化成本。总的来说，在考虑整体组件数量、效率和系统成本时，图腾杆PFC是一种有吸引力的拓扑结构。
 

图2：提高效率的各种PFC开关拓扑
 
图腾柱PFC中GaN的好处
GaN技术在设计图腾柱PFC方面越来越受欢迎，因为它没有体二极管，所以反向恢复损耗为零。不建议将硅金属氧化物半导体场效应晶体管（MOSFET）用于图腾柱PFC，因为它们有一个反向恢复非常高的体二极管，会导致高功率损耗和击穿损坏的风险。SiC功率MOSFET与硅相比有微小的改进，从固有的体二极管反向恢复率较低。因此，图腾柱PFC的最佳选择必须具有零反向恢复损耗和整体较低的开关能量损耗，这就是为什么GaN是最佳选择。
在典型的图腾柱PFC应用中，FET以半桥配置布置，如图3所示。S1和S2是高频场效应晶体管，而SR1和SR2是低频场效应晶体管。高频场效应管交替开启和关闭；然而，在死区时间内，其中一个FET的体二极管导通（S1）。在高频FET（S2）开启时，在死区时间内，身体二极管导通后，S1身体二极管的反向恢复将流经S2，变成直通状态。这在连续传导模式（CCM）PFC应用中尤其不可避免。然而，由于没有体二极管和反向恢复，有可能避免击穿的风险。这正是GaN给图腾柱PFC带来的好处，因为它没有体二极管。
 

图3: 对于反向调节，可实现极低的PFC图腾恢复
 
与同类SiC MOSFET相比，GaN的开关能量损耗降低了50%以上。这主要是由于其更高的开关速度能力（100 V/ns或更高）、更低的寄生输出电容和零反向恢复。图4总结了用于评估开关期间FET能量损失的行业标准双脉冲测试结果。该测试将每个FET的开关能量损耗标准化为导通电阻，并将结果作为优值表示。
 

图4：TI-GaN与650 V和900 V SiC MOSFET的DPT对比结果
 
TI-GaN的优点
德州仪器（TI）开发GaN技术的方法不同于典型的功率FET。TI的GaN FET LMG3422R030将栅极驱动器、保护和报告集成在一个四平面无引线表面贴装器件封装中。图5是LMG3422R030的框图。
 

图5：LMG3422R030 GaN FET的方框图
 
驱动器的集成使设计人员具有较低的公共源极和栅环（gate loop）电感，使开关速度达到150 V/ns，这在使用分立元件的高频设计中是非常困难的，因为存在诸如栅极电压应力过大等问题，可能会降低FET的可靠性。图6显示了TI-GaN在降低硬开关损耗方面的优势。
 

图6：TI-GaN降低了CCM PFC中的硬开关损耗
 
集成的保护和报告功能有助于减少可靠设计所需的外部组件数量。这些特性，以及GaN技术的固有优势，提供了有助于降低CCM PFC在导通和关断期间硬开关损耗的优势，例如输出电容、重叠和反向恢复损耗。
 
www.ti.com