作者：英飞凌科技首席工程师Susheel Badha；首席工程师Kevin Tomas Manez；应用经理Filippo Rosetti
英飞凌用于BBU的新型可扩展超高功率密度转换器

引言
由于人工智能需求的增加，数据中心的快速增长扩大了对创新、紧凑和节能电源解决方案的需求。这些解决方案的一个关键组成部分是电池备份单元（BBU），其额定功率必须扩大以满足不断增长的电力需求，达到12千瓦，而不扩大其物理尺寸。随着电池尺寸的增加，这是一个挑战，会导致DC-DC转换器的空间减少。


图1：数据中心的电池备份单元（BBU）架构

提高BBU评级的可能性
目前，几乎所有的BBU都使用11S/12S配置，这导致在10 kW时消耗约420A的高电流。因此，多相DC-DC转换器是不可避免的。但是同步降压-升压转换器是硬开关拓扑，具有主要的开关损耗，并联MOSFET只会使其变得更糟。显然，这会导致系统损失的相应增加，对系统的效率产生不利影响，并降低数据中心的投资回报率。
因此，为了应对这些挑战，提高BBU的额定电压是不可避免的。BBU的电池配置（串联电池的数量）受到SELV要求的限制，SELV要求输出电压≤60V DC。这相当于14或15个单独的电池串联，最大4V/电池。这些配置分别称为14S或15S，工作范围为36V（VBat_min）至60V（VBat_max）。这满足了增加的电压需求。
现在，当这种配置在最低电压下运行时，它在10kW下的电流将比300A低20-25%。这带来了母线传导损耗显著降低的好处。但另一方面，电池工作范围的上限和下限高于和低于总线电压（48V，VBUS）。这保证了在电池充电和放电过程中，分别从总线和总线对电压进行降压和升压转换的必要性。这里必须使用的最先进的四开关全桥降压-升压转换器存在效率和功率密度低、功率损耗高、BOM成本和数量多的问题。因此，需要一种新的转换器拓扑，以较低或类似的BOM成本提供更高的功率密度和效率，以适应BBU中的14S/15S电池配置。


图2a：半桥配置的降压或升压转换器



图2b：降压-升压转换器

差分功率电流馈送升压降压（DP-CF-SUSD）
英飞凌改进BBU性能的新方法的本质是一种具有电流馈电全桥的差分功率处理转换器拓扑，可以执行升压和降压转换（差分功率电流馈电升压/降压，或DP-CF-SUSD），如图3所示。


图3a：差分功率电流馈电升压降压（DP-CF-SUSD）拓扑


图3b：运行期间的PWM信号
 
DP-CF-SU-SD在效率、功率密度和成本效益方面优于现有解决方案，同时保持了功率可扩展性的灵活性。它由一个与48V DC总线并联的MOSFET全桥和一个与总线和电池串联的电流馈电MOSFET全桥组成。
为了在两个功率流方向上促进升压和降压操作，电流馈电全桥（T1-T4）需要反向阻断电压能力，这是通过以背靠背配置实现MOSFET来实现的。匝数比为N:1的变压器（X）将两个全桥互连以进行能量传输。电感器（L）用作能量存储元件，就像在传统的DC-DC转换器中一样。
DC-DC转换器的工作原理基于在电流馈电全桥上产生调制DC电压（V_x），该电压可以根据占空比（D）在- V_DC/N和+ V_DC/N之间变化。控制此操作的栅极信号如图3所示。电流馈电全桥由两个互补信号驱动，每个信号控制一对对角MOSFET（T1、T4和T2、T3），具有180°相移和50%至100%的占空比（D）。
在降压模式下，Q1-Q4全桥起到同步整流器的作用，根据变压器极性惯例，相应的对角线对MOSFET被导通。相反，在升压模式下，Q1 Q4全桥中的相反对角线对MOSFET被切换。

变压器匝数比对变流器性能的影响


图4：最小和最大电压增益以及MOSFET应力系数与匝数比
 
DC-DC转换器的输入输出电压增益取决于占空比（D）和变压器匝数比（N:1）。N:1对转换器增益的影响如图4所示，该图显示了可实现的最小和最大增益。随着匝数比的增加，输入和输出电压范围变窄，导致工作范围更加有限。然而，为了实现最佳性能，需要更大的变压器匝数比。
研究匝数比对转换器性能的影响对于充分利用拓扑结构的优势至关重要。
首先，电流馈电全桥（T1-T4）中的MOSFET需要阻断|V_DC/N|的电压（方程式1），而不是全部V_DC或V_BAT。这使得可以使用较低电压等级的器件，从而获得更好的R_DS(on)*A，并更有效地利用半导体的非线性导通电阻与电压依赖性。同时，尽管MOSFET Q1-Q4必须阻断整个DC总线电压，但如方程式2所述，只有一部分电流流过它们，从而降低了功率损耗和热量产生。
 




此外，电感器的电压激励比传统拓扑低N倍，等效电感器频率是开关频率的两倍。这导致所需电感的大幅降低，从而显著提高了效率、功率密度和瞬态响应。
与传统拓扑结构不同，在所有开关状态下，功率都从输入流向输出，大大降低了输入和输出电容。在占空比接近100%的标称工作点附近，转换器拓扑的行为几乎就像通过电感器（L）的短路输入到输出。


图5:低功耗（LP）DP-CF-SUSD板、其规格和效率测量；高功率电路板的元件缩减估算
 
在拓扑转换效率的内部实验室测试中，英飞凌新开发的基于PQFN 3.3x3.3 mm²封装的低功耗板在所有操作条件下均达到1.5kW的输出功率，峰值效率为99.45%（图5）。使用的开关器件是低R_DS(on) OptiMOS™40V源极降压MOSFET，带EiceDRIVER™2EDB栅极驱动器，以及OptiMOS™80 V功率MOSFET，带EiseDRIVER™2UDB栅极驱动器。为该板选择的匝数比为3:1，开关频率为125kHz。必须指出的是，这种新的转换器拓扑结构需要低至1.8µH的电感。
根据额定功率为1.5kW的低功率（LP）板的结果、规格和观察结果，我们估计额定功率为4kW的高功率（HP）板也是如此。我们还将传统的降压-升压转换器与DP-CF-SUSD进行了比较，以检查在140kHz的工作频率下元件减少的情况。结果（图5）显示，传统拓扑的功率密度比新型拓扑低约73%，但新型拓扑的BOM成本比传统拓扑低约43.5%，导致PCB占地面积减少76%。
显然，英飞凌的新型超高功率密度拓扑将大大提高数据中心BBU的额定值，而不需要增加尺寸。这节省了成本和空间，结合所提供的可扩展性，DP-CF-SUSD非常适合应对11S/12S配置的挑战。
 
www.infineon.com