GaN器件的失效测试

日期:2020-03-20
 

氮化镓(GaN)功率器件自20103月开始批量生产,具有显著的现场可靠性
作者:Alex Lidow博士、Robert Stritttmatter博士、Shengke Zhang博士和Alejandro Pozo博士Efficient Power Conversion
 
半导体的标准鉴定试验通常涉及长时间或一定数量周期内其数据表中规定的极限或接近极限的施加预应力器件。鉴定测试的目标是在一组相对较大的被测试器件中实现零故障。
这种类型的测试是不够的,因为它只报告通过了一个非常具体的测试条件的器件。也许器件在不同的工作点(不在或接近数据表极限的工作点)会更频繁地出现故障。也许这些器件的故障率会超过数据表的限制,达到令人震惊的程度。
把零件测试到失效的程度,可以了解数据表极限之间的裕度,但更重要的是,可以了解内在失效机制。通过了解固有的失效机制,失效的根本原因,以及设备随时间、温度、电应力或机械应力的变化,产品的安全使用寿命可以通过一组更一般的工作条件来确定(有关半导体器件测试方法的详细说明,请参阅参考资料)。
 
GaN功率器件所遇到的主要应力条件是什么?每种应力条件的内在失效机制是什么?
与所有功率晶体管一样,关键的应力条件包括电压、电流、温度和湿度。然而,有许多方法可以应用这些应力条件。例如,GaN FET上的电压应力可以从栅极端子施加到源极端子(VGS),也可以从漏极端子施加到源极端子(VDS)。例如,这些应力可以作为DC偏压连续施加,可以循环施加,也可以作为高速脉冲施加。电流应力可以作为连续DC电流或脉冲电流施加。热应力可以通过在预定的极端温度下的器件工作持续施加一段时间,温度可以通过多种方式循环。
通过对这些应力条件中的每一个施加应力,直至产生大量故障,可以确定对被测器件的主要固有故障机制的理解。为了在合理的时间内产生故障,应力条件通常需要大大超过产品的数据表限制。需要注意确保过度应力状态不会导致正常运行期间永远不会遇到的故障机制。为了确保不发生这种情况,需要仔细分析故障器件,以确定其故障的根本原因。只有通过验证根本原因,才能真正了解器件在各种应力条件下的行为。
 
例一:栅源电压应力
图1是一个Efficient Power Conversion(EPC)EPC2212 eGaN FET产生的栅极失效Weibull图。纵轴显示了不同应力条件下从栅到源的累积失效。横轴显示故障时间。
左边的图在室温下有不同的电压,右边的图显示了在120℃下施加的两种不同的电压。请注意,该设备的数据表最大门极电压额定值为6 V,但即使在8 V的电压下工作了几个小时,很少有器件 出现故障。
 
 

1EPC2212的栅源故障Weibull图。请注意,即使在VGS下也很少发生故障,但器件的最大VGS额定值为。左侧的数据为25°C,右侧的数据为120°C
 
在图2中,这些数据已转换为失效率。左边是这些器件在25℃和120℃下相对于VGS的平均故障时间(MTTF)。右边是一张图表,显示了在25℃下,与VGS相比的各种失效概率。注意,失效率对温度不是很敏感,但对VGS非常敏感。
从右边的图表中可以看出,对于V DC电压的VGS,10年内可能会出现百万分之10到100(ppm)的故障。然而,推荐的栅极驱动电压为5.25 V,在该电压下,10年内的预期故障率小于1 ppm。
 
 

2:左边是25°C120°CEPC2212EGAN FETVGS的平均失效时间(MTTF)。右边是一张图表,显示了在25℃下,与VG相比的各种失效概率。
 
这些结论只有在所有这些条件下,主要失效机制相同时才有效。为了证实这一点,对失效器件进行了失效分析,发现了一个统一的结果,如图3所示。参照图3所示,红色圆圈表示失效部位在栅极金属和金属1层之间。
在EPC2212的情况下,这两层由氮化硅层分开。失效的是氮化硅层,而不是下面的任何GaN层。了解这一失效机制,并理解其与大多数半导体中常见的介质层中的时间相关介质失效机制
 

图3:EPC2212 eGaN FET栅极区的扫描电子显微照片(SEM)。红色圆圈表示失效位置在栅极金属和金属1层之间。
 
例二:漏源电压应力
同样的方法也适用于其他任何应力条件。例如,GaN晶体管用户共同关心的一个问题是动态导通电阻。这是当器件暴露于高漏源极电压(VDS)时,晶体管导通电阻增加的一种情况。测试这种情况的传统方法是在最高额定温度(通常为150°C)下施加最大额定直流电压。如果在一定时间(通常为1000小时)后没有故障,则认为产品良好。
导致导通电阻增加的机制是电子俘获。一旦一个电子被俘获,它就不能再导电了,因此这个部分的电阻增大了。通过在最高温度下施加DC VDS,可以俘获的电子来自漏源漏电流IDSS,其通常在微安范围内。为了加速陷波,器件的电压可以高于其额定最大值,如图4所示,用于第四代100 V额定EPC2212 eGaN FET。
在图5中,这些数据被转换成与电压和温度相关的失效时间图。图的右侧显示了最大额定VDS下1ppm故障的时间超过10年。然而,不寻常的是,左边的图表显示,故障率对温度不是很敏感,尽管在所有条件下故障率都非常低,但在90℃时高于35℃或150℃时的故障率。本文后面将说明,这可以通过理解主要失效机制是热电子俘获来解释。
 

4EPC2212 eGaN FET在不同电压下的DC偏压下的Weibull图。故障定义为超出数据表限制。
 

5:图4中的数据,以及在不同温度下获得的类似数据,被转换为随时间、温度和电压变化的故障率预测。
 
图6是EPC2212 eGaN FET 的放大图像,显示了1–2微米光学范围内的热辐射。这部分光谱中的辐射与热电子一致,它们在器件中的位置与器件在漏源偏压下的最高电场位置一致。
 

图6:EPC2212 eGaN FET 的放大图像,显示了与热电子发射一致的1-2微米光学范围内的热辐射。
 
知道在器件的这个区域的热电子是被捕获电子的来源。通过改进设计和工艺,可以更好地理解如何最小化动态导通电阻。通过理解热电子的一般行为,可以概括它们在更大范围的应力条件下的行为。
此外,通过提供更多的热电子可以加速俘获机制。为此,创建了图7所示的电路,该电路在最大额定VDS下推动高IDSS通过器件。换言之,不只是利用高温下DC偏压产生的漏电流作为能被俘获的电子源,而是通过制作如图7所示的开关电路来产生数量级以上的俘获候选。此电路类似于JEDEC JEP173规定的感应双脉冲测试。
 

7:符合JEDEC JEP173的感应双脉冲测试电路。
 
图8显示了在不同的电压应力水平和温度下,第五代EPC2045 eGaN FET的RDS(on)是如何随时间增加的。在左边,这些器件在25°C下,在60 V至120 V的电压下进行测试(器件的VDS(max)
右边的图表显示了RDS(on)在不同温度下在120 V下的变化。反直观的结果表明,在较低的温度下,导通电阻增加得更快。这与热载流子注入是一致的,因为热电子在较低温度下传播得更远,因此可以到达更容易被捕获的不同层。这表明,传统的测试方法,即在最高电压和温度下对器件进行测试,可能不是确定器件可靠性的最佳方法。
 

8:第五代EPC2045 eGaN FET在不同电压应力水平和温度下随时间变化的RDS(on)。左边是在25°C下,在60 V120 V的电压下测试的器件。右边的图表显示了在不同温度下,120 V电压下RDS(on)的变化。
 
现在也可以更好地理解图5中的结果。当器件在DC偏压下加热时,漏电流增大。然而,热载流子的较短旅行距离抵消了可用电子的这种增加,使得RDS(on)随着时间的推移从室温上升到90°C,但在更高的温度下开始下降——这是另一个与直觉相反的结果。
 
 
总结
表1显示了应用于eGaN FET的各种应力条件、施加应力的方法以及发现的内在失效机制。在十年的时间里,数以万计五代技术的器件已经过测试,以发展对这些器件在所有这些应力条件下的行为的这种普遍理解。其结果是,GaN是一种极其强大的技术,它继续以快速的速度改进。剩下的问题是硅MOSFET能否接近GaN的稳健性?

1eGaN FET的应力条件和固有失效机制

 
epc-co.com/epc
 
 

订阅我们的通讯!

电子邮件地址