eGaN与硅的对比

日期:2017-03-05
 

作者:John Glaser博士和David Reusch博士,Efficient Power Conversion
 
同步整流器中eGaN FET和硅MOSFET死区时间损耗的比较
在多种应用中,eGaN FET与硅MOSFET有几个比较,包括硬开关、软开关以及高频功率转换。这些研究表明,eGaN FET比硅MOSFET具有很大的效率和功率密度方面的优势。在这里,我们将重点放在同步整流器(SR)应用中的eGaN FET使用和死区时间管理的重要性上。我们认为,eGaN FET可以大大减少由于同步整流器中死区时间的损耗,远远超出了低RDS(on)和低电荷的好处。
早期的高频开关模式功率转换器通常在半桥结构中使用一个全控开关(S1)和二极管整流器(S2)[1]。图1a显示了采用这样一个配置的降压转换器的例子。由于功率MOSFET变得更便宜和更高效率,更重要的是,设计师们开始用一个为S1补充控制信号驱动的MOSFET代替二极管[2],如图1b所示。替代二极管的MOSFET被称为同步整流器(SR)。同步整流的使用特别重要,这里需要低输出电压和高电流,因为二极管的结电压可能是输出电压很大的一部分[3]。随着提高效率的需求蔓延到更多应用,SR的使用在急剧增加。
 

 
图1. 有二极管整流器的降压转换器(左)和同步整流器(右)。
 
eGaN FET特别适合SR操作。相比硅FET几乎所有基于性能的品质因数(FOM)的戏剧性全面改善,实现了转换器效率和功率密度方面的巨大增益[4]。不过,有一个区域似乎硅MOSFET击败了eGaN FET,即与硅MOSFET相比,eGaN FET较高的体二极管压降可能导致增加SR死区时间损耗[5]。虽然这可能用小心的死区时间管理来减轻,但使用一个或两个外部肖特基二极管,就可能使设计变得复杂。研究表明,其中一些由于硅MOSFET体二极管承受反向恢复而得以平衡,但是,令人惊讶的是,关于硅MOSFET的这方面几乎没有数据。需要更好了解。
 

图2. GaN FET和硅MOSFET死区时间对48-12 V,300 kHz硬开关降压转换器效率的影响。
用一组硬开关300 kHz,48-12 V降压转换器进行了硅和GaN FET的实验比较,除了FET的类型,所有方面都相同。图1显示了栅极驱动的最小死区时间的结果,有30 ns附加死区时间(每边15 ns)。在30 A输出时,额外死区时间引起eGaN FET效率下降了0.22%,硅MOSFET是0.50%和0.56%,差了2倍以上。eGaN FET的优势主要是由于其缺乏反向恢复。本文的其余部分将对这种效应作一个详细的解释。
 
死区时间对同步整流器操作的影响
在实际硬开关降压转换器中,控制FET S1和SR FET S2都有非零开关时间。由于增加了器件电容,对于非常高的输出电流,需要大MOSFET低RDS(on),以减少S2中的导通损耗,从而放缓开关速度。如果纯粹互补控制信号用于控制FET S1和SR S2,缓慢的MOSFET开关转换会重叠,由于短路击穿电流,可导致开关和高损耗同时导通。
这个损耗可通过延迟或死区时间来预防,在SR被关断(td,on)之后开启控制FET,而在控制FET被关断(td,off)之后出现SR FET开启时的相应延迟。在死区时间,SR的体二极管自然换向电感电流IL。一次,S2的开关波形与使用二极管整流的情况相似,如图3所示,这也表明,由于反向恢复和相关电荷QRR出现了负整流器电流,这将在本文后面讨论。
 

 
图3. 同步整流器波形包括体二极管死区时间传导和反向恢复。
 
如果需要高效率,死区时间可引起额外损耗,必须认真管理。非零死区时间引起损耗的方式有两种:体二极管压降和反向恢复。相比硅MOSFET,eGaN FET具有高体二极管压降,但它没有反向恢复[6]。我们发现,对于80 V FET,硅MOSFET体二极管中的反向恢复损耗可能占主导地位。这不是本文的重点,在较低电压条件下,体二极管的压降通常是主导损耗,而eGaN FET死区时间损耗可以通过采用一个与SR并联的低电压肖特基二极管或死区时间管理来降低[5]。
 
由于反向压降的死区时间损耗
在死区时间期间,体二极管导通电感电流IL。假设IL近似恒定且开关周期为TS,由于体内二极管压降VS2,diode的死区时间损耗就是
 

 
在硅MOSFET中,这个体二极管包括漏区外延层和源阱之间形成的PN结。这个二极管具有一个标准硅结二极管的正向压降VS2,diode,,即0.6 - 0.8 V。
当栅极和源极连接时,在eGaN FET中出现有效的体二极管。负VDS可引起栅极电压增加超过漏极。在达到阈值电压VT时,沟道开始以相反方向传导电流,因此模拟二极管特性。因此,在额定电流条件下,压降略大于阈值电压,所以VS2,diode ≈ 2.5 V。
eGaN FET较高的VS2,diode意味着死区时间传导损耗远远大于硅MOSFET。这可以通过外部肖特基二极管或死区时间管理来减轻[5]。eGaN FET的高速度意味着可以使用比硅MOSFET可能更小的死区时间,但许多过时的PWM控制器不允许用户访问此功能。
不过,我们在接下来的章节中介绍了反向恢复可能导致比硅MOSFET中体二极管导通更高的损耗。这些损耗可能远远超过eGaN FET的体二极管导通损耗。
 
反向恢复回顾
虽然反向恢复是一个重要的损耗机制,但由于缺乏良好数据和一个具有挑战性的分析,它经常被忽视[7]。不过,它是开关损耗的主要来源,经常控制所有其他开关损耗机制。当使用硅MOSFET时,在要求高性能时需要注意反向恢复损耗。
反向恢复是一个PN结二极管的现象。当一个二极管在正向方向上传导电流id = IL时,少数载流子数量注入到结的耗尽区中。这个载流子数量的大小相当于IL的大小。由于种种原因,其大小滞后于id的变化,具有一个依赖于切换时间和载流子复合时间的时间常数[8]、[9]。eGaN FET体二极管是没有PN结的多数载流子器件,因此它们没有表现出反向恢复。
图4显示了典型控制开关S1导通波形,在td,on期间,它以S2导通IL的体二极管开始,以S1导通IL和S2的二极管完全关断而结束。当S1接通时,由于S1携带增加部分的IL,电流iS2开始减少。当控制FET电流达到IL,iS2 = 0,一个理想的二极管会在这一点停止导通。
 

图4. 控制开关S1导通波形显示了死区时间和反向恢复。整流器S2的电流波形供参考。
由于少数载流子的数量总体滞后id的变化,在S2的耗尽区仍有足够的载流子传导电流。换句话说,二极管保持导通,并出现一个击穿电流结果,这也被称为反向恢复电流。此电流增加到最大的IRRM,此时少数载流子数量已经减少到无法支持电流是地步。然后,电流随时间常数tRR衰减,直到iS2 = 0和iS1 = IL,而二极管被关断。总恢复时间定义为tRR
图4还定义了反向恢复相关的典型参数:IRRM、mRR、QRR、tRRtRR。IRRM是恢复电流的峰值,等于负整流器电流的峰值幅度。开启期间的电流变化速度是mRRtRR是恢复时间常数,而QRR和tRR分别是恢复电荷和时间。在反向恢复期间,电荷QRR必须从母线电压供电,所以由于QRR的开关损耗是
 

 
在不切实际的情况下,硅MOSFET数据表经常为QRR和tRR提供数字,即mRR = 100 A/µs和结温Tj = 25℃。在现实中,QRR在很大程度上取决于IL、mRR、Tj和二极管关断前二极管导通的时间量。在[8]、[9]中讨论了这些依赖关系,但这里主要的兴趣是正向导通时间td,on的依赖性。
对于一个很短的死区时间,QRR接近零。随着td,on的增加,结中的少数电荷建立起一个是IL的函数的最大值,QRR和tRR均随之增加。这减少了tRR和IRRM,从而减少了SR中的QRR损耗。一旦td,on对耗尽区电荷足够长达到其最大值,死区时间的进一步增加不会导致额外QRR损耗。td,off的改变应该对反向恢复损耗没有影响,因为在这部分周期控制FET保持关断,而击穿条件并不存在。
不幸的是,反向恢复参数的测量很困难,容易出错,并高度依赖于测试设置,这往往不像实际操作那样[7]。这个事实,加上缺少可用分析和建模工具,可导致恶劣或不存在反向恢复损耗的问题。不过,还有另一种方法来解决这个问题。
如果你绘制一个转换器损耗与死区时间,我们应该看到硅MOSFET SR中的体二极管损耗。由于体二极管压降的死区时间损耗在总死区时间比例中应该呈线性增加(td,on + td,off)。由于反向恢复的死区时间损耗应该对于td,on≈0来说非常小,随着td,on增加,这些损耗应该首先迅速增加,然后以与死区时间成正比的速度增加。最后,td,off并不影响反向恢复。eGaN FET应该只显示对总死区时间的线性依赖性,虽然由于较高的VS2,diode,斜坡应高于硅MOSFET SR。
测量
图5显示了率在300 kHz条件下,有80 V FET和L = 4.7μH的三个适用于48-12 V操作的降压转换器功率级。这些均布局上相同,并且专门为不同功率晶体管的比较而设计[10]。中心转换器使用EPC2021 eGaN FET,而其他转换器使用最先进的硅硅MOSFET。td,on和td,off的值是不同的,并测量了损耗。
 

图5. 48-12 V测试转换器功率级有80 V晶体管:3.7 m CanPAKTM Si MOSFET(左),1.8 m eGaN FET(中)和S308 Si MOSFET(右)。每块板有50毫米的边。
由于本文关注的是死区时间的影响,最小死区时间案例被作为基准,并从测量值中减去了所有损耗。这使得由于死区时间效应的损耗得以量化。图6显示了这些结果。随着td,on的增加,我们看到如下情况:由于QRR,Si MOSFET出现了一个大的初始增加的损耗,如预期的那样,然后由于VS2,diode,它接近了恒定斜率的渐近线。对于eGaN FET,由于VS2,diode,我们看到,在td,on的整个范围,损耗都跟随一条恒定斜率线,也正如预测的那样。
 

图6. eGaN FET和选定硅MOSFET导通(顶部)和关断期间(底部)48-12 V,300 kHz测试转换器死区时间损耗。
 

图7. eGaN FET和选定硅MOSFET导通(顶部)和关断期间(底部)48-12 V,300 kHz测试转换器死区时间损耗。
 
48-12 V, 300 kHz test 转换器 死区时间 损耗 for turn-on (top) and turn-off (bottom) for eGaN FETs and selected Si MOSFETs.
由于反向二极管导通的大压降,eGaN FET损耗曲线的斜率较高。虽然斜率较高,硅MOSFET的初始高损耗意味着即使是大td,on,由于eGaN FET反向压降,硅MOSFET的反向恢复损耗也远远超过了。随着td,off的增加,我们看到由于死区时间损耗的线性上升,eGaN FET有较高的斜率,像预测的一样。在开启时,eGaN FET的巨大好处远远超过了硅MOSFET的小关断死区时间效益。
 
扩展潜力
实验结果清楚地表明,由于硅基功率MOSFET的反向恢复,出现了巨大的效率损失。此外,虽然过去对eGaN FET死区时间控制的讨论,主要集中在通过死区时间管理或肖特基二极管管理体二极管导通损耗的需要,但很明显,死区时间管理可能对硅MOSFET更为关键。
由于非常大的开关品质因数和随后的缓慢开关转换,这对硅MOSFET是具有挑战性。因此,对于硅MOSFET来说,必须仔细优化死区时间,以平衡由于开关转换重叠造成的针对立击穿损耗的QRR损耗。这一问题犹如雪上加霜,反向恢复参数高度依赖于温度和负载电流。由于开关转换重叠可能会加快器件失效,针对硅MOSFET的大多数PWM控制器设计选择了长、非最佳死区时间,这恶化了反向恢复损耗。
eGaN FET极其快速的转换速度和没有反向恢复,令使用非常小的死区时间成为可能 ,从而在提高效率的同时保持了高可靠性。随着GaN生态系统的不断增长,预计新的控制器将可供使用,这将释放更多GaN的潜力。
epc-co.com
 
参考文献
[1]R. W. Erickson and D. Maksimovic, Fundamentals of Power Electronics, Second. Springer, 2001, p. 912.
[2]R. Blanchard and R. Severns, “MOSFETs move in on low voltage rectification,” in Official Proceedings of the Ninth International PCI, 1984, vol. 84, pp. 29–31.
[3]D. Reusch and J. Glaser, DC-DC Converter Handbook - A Supplement to GaN Transistors for Efficient Power Conversion, 1st ed. Power Conversion Publications, 2015, ISBN 978-0-9966492-0-9.
[4]J. Glaser, J. Strydom, and D. Reusch, “High Power Fully Regulated Eighth-brick DC-DC Converter with GaN FETs,” in PCIM Europe 2015; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management; Proceedings of, 2015, pp. 406–413.
[5]J. Strydom and D. Reusch, “eGaN® FET-Silicon Power Shoot Out Volume 12: Optimizing Dead Time,” Power Electronics - Penton Electronics Group, Jan. 2013.
[6]A. Lidow, J. Strydom, M. de Rooij, and D. Reusch, GaN Transistors for Efficient Power Conversion, 2nd ed. Wiley, 2014, ISBN 978-1-118-84476-2.
[7]C. Mößlacher and O. Guillemant, “Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism,” Infineon Technologies, Mar. 2012.
[8]X. Kang, A. Caiafa, E. Santi, J. L. Hudgins, and P. R. Palmer, “Parameter extraction for a power diode circuit simulator model including temperature dependent effects,” IEEE Applied Power Electronics Conference and Exposition (APEC), March 2002, Vol. 1, pp. 452–458.
[9]P. O. Lauritzen and C. L. Ma, “A simple diode model with reverse recovery, ”Power Electronics, IEEE Transactions on, vol. 6, no. 2, pp. 188–191, Apr. 1991.
[10]D. Reusch, J. Strydom, and A. Lidow, “Thermal Evaluation of Chip–Scale Packaged Gallium Nitride Transistors,” IEEE Applied Power Electronics Conference and Exposition (APEC), March 2016, pp. 587–594.

订阅我们的通讯!

电子邮件地址